引言：EUV 微影（13.5 nm）是量產 7nm、5nm、3nm 及以下先進邏輯晶片製程中不可或缺的核心技術，美國已將相關微影設備納入《商業管制清單》（Commerce Control List, CCL）之項目 3B001 - 1.j、1.q、1.f、1.k 與 1.m。在限制該技術出口與移轉的同時，更凸顯其在先進製程中的戰略價值與敏感性。本次報導介紹半導體製程關鍵設備廠商 ASML，運用公開的專利內容，分析 ASML 在微影機的技術發展脈絡與重點。
博大國際視野：半導體製程關鍵設備
上圖，為運用 Derwent Innovation 專利資料庫搜尋在 EUV 微影機的全球專利，以時間軸呈現專利申請數量變化，初期（~2003年）ASML、NIKON及Canon等廠商積極布局專利，各廠商爭相推出 EUV 原型機與 Intel 等晶圓廠進行測試。在 2004-2013 年間全球 EUV 微影機的專利布局放緩，到摩爾定律放緩、巨額開發/設備成本，及經濟壓力（2008年金融危機）引起日本廠商對 EUV 未來市場的擔憂造成研發資金短缺。後來只剩 ASML 繼續投資研發，於 2013 年推出第一批商用 EUV 機台，當時能承擔巨額資本支出的晶圓廠屈指可數；2012年7月 ASML 向晶片廠提出共同投資計畫，釋出25%的股權進行融資（2012/07/09 ASML）邀晶圓廠共同分擔風險，並加速研發腳步。
從 ASML 發展 EUV 微影機的技術歷史，凸顯出半導體設備廠能否成功的關鍵，除了要能解決紫外光源、校準、光學元件等關鍵技術問題外，更取決於（~2019年台積電導入7N+）晶圓廠投產前約
20 年，早期的信任和巨額投資（註1）才是使 ASML 從 EUV 微影機漫長的研發過程中存活下來的關鍵。
註1：2010年ASML將TWINSCAN NXE:3100（預量產/開發用機）交付給台積電，並由台積電在其
Fab 12 進行 on-site EUV 開發，提供測試結果回饋給ASML進行調整設計，提升EUV機台的可用性（2010/02/22 ASML）；台積電與ASML合作期間，從2015年後開始加速在EUV的相關專利布局，並於2019年正式導入N7+
晶圓以 EUV 技術量產（2019/10/07 TSMC）。隨後三星、Intel也陸續宣布採用
EUV 微影設備。
以下嘗試解析半導體設備供應商 ASML 在微影機及微影機的專利技術內容，從時間軸來看：透過專利優先權年的順序，可以發現
ASML 研發的演進趨勢：從初期基礎硬體搭建，到製程優化與控制，再到探索突破性圖案化技術與超精密設備，最終邁向智慧製造和材料科學深度協作的清晰路徑。這也反映了半導體產業對於微影技術在解析度、良率、效率和成本控制方面不斷提升的需求，尤其是
EUV 技術的成熟和先進電晶體結構（如FinFET，並為未來GAA技術鋪路）的出現，極大地推動了這些創新領域的發展。
1. 初期（2002-2003）：微影設備的基礎建構與初步量測
這個階段的專利集中於微影設備的核心組件，例如晶圓傳輸介面和光學系統中的橫向電動/徑向。同時，也開始出現用於照明系統對準的基礎量測技術。這反映了當時
EUV 微影技術仍處於發展初期，首要任務是建立可行的硬體平台。
▶ 晶圓傳輸／真空介面：US20050030511A1（2004/08/06）
ASML 的「介面單元」專利，明確描述為 EUV 投影機提供與外部及製程 track 間的雙路徑搬運與負載鎖定（load-lock）真空介面。橫向電動/徑向（TE/Radial）：TWI319124B（2003/02/27） ASML 早期的「橫向電動/徑向」專利家族，目標就是高數值孔徑（Numerical Aperture，NA）成像下的偏振控制。
2. 中期（2004-2007）：製程控制與優化的興起，EUV檢測的初步應用
隨著基礎硬體的成熟，研發重心迅速轉向提升微影製程的精確度和良率。此階段引入了製程窗口特徵圖案和光學鄰近效應校正 (OPC) 等技術，旨在更有效地控制圖案化過程。同時，針對EUV技術的特殊需求，EUV光罩檢測和輻射偵測器的開發也開始浮現，以應對更小波長和更精細圖案帶來的挑戰。
3. 過渡期（2010-2012）：多樣化先進圖案化技術與精密設備控制
這段時間的專利呈現出更廣泛的技術探索，ASML從原型機測試中獲得晶圓廠可靠性回饋，進行量產設計與修正。ASML除了持續優化
OPC 外，也開始涉足壓印微影和嵌段共聚物 (BCP) 自組裝等新型奈米級圖案化方法，這些技術能夠突破光學微影的物理極限，實現更小的特徵尺寸。在設備方面，對於基板支架的精細控制（如靜電夾持和溫度控制）以及投影系統量測框架的變形控制變得更加重要，以確保亞奈米級對準精度。先進的清潔技術也在此時被提出，應對製程中日益嚴苛的污染控制需求。
4. 進入生產驗證（2013-2022）：智慧化製程與材料科學深度整合
隨 EUV 從原型走向量產而陸續商品化/整合，專利情報中顯示出向智慧化製造和材料科學的深度拓展。機器學習控制器被引入微影系統，以實現自適應的製程漂移校正和圖案特性優化，標誌著從被動監控到主動智慧控制的轉變。同時，針對EUV光學元件（特別是多層反射鏡）的材料改進，如防止起泡的摻雜技術，成為重要的研發方向，以延長昂貴EUV設備的壽命。高精度的X射線/EUV散射儀計量測技術，特別是用於FinFET等先進電晶體結構的臨界尺寸測量，也持續發展，以支援最前沿的半導體製程。2022年的專利進一步強調了清潔技術在清除奈米級碎屑方面的持續演進。ASML逐漸在台積電的合作中，建立可行的EUV商用路徑（提升良率、降低成本）。
▶ X-ray
scattering critical dimensional metrology using a compact x-ray source for next
generation semiconductor devices （2017/02/08 SPIE Digital Library）
▶ TSMC starts
volume production of ‘EUV chips’（2019/05/27 Bits&Chips）
5. 量產加速與 High-NA（2023–）：共平台、半視場拼接 (half-field
stitching) 與材料協同
走入 2023 之後，ASML 正式把 EUV 從量產平台推進到 High-NA 階段。最新公開的產品路線圖顯示：NXE:3600D/3800E/4000F
對位精度分別約 1.1 nm、0.9 nm 與 <0.8 nm，產能則提升至 160、220 與 250 wph；0.55 NA 的 EXE:5000 與
EXE:5200B 對位精度約 1.1 nm 與 <0.8 nm，產能 150 與 220 wph（資料來源：ASML The High NA EUV
Exposure Tool, 2023, p.9-11）。首台 EXE:5000 已完成四大主模組為晶圓、光罩、光源、光學（Wafer、Reticle、Source、Optics）裝機，並於
Veldhoven 建立 High-NA Lab 在 2024 年初開放早期驗證。 架構面則採 Anamorphic 4×/8× 成像配合半視場曝光，避免大角度多層鏡限制；在
NXE（NexGen Energy）平台上，實測拼接區臨界尺寸（CD）變異壓低到 <1 nm，顯示大晶片設計可行。此外，High-NA 系統與 0.33
NA 系統共用多項核心模組，包括晶圓載台、晶圓輸送、光源容器及照明光學模組，並支援模組化獨立測試與快速維修，降低導入風險與停機成本。
在材料與成像方面，ASML 以 Berkeley MET5（0.5 NA 投影工具） 先行篩選，再在 NXE
平台優化，對標 10 nm 線/間距（line/space）與 14 nm 接孔（contact hole） 的可成像能力。實驗數據顯示，在 16 nm 半節距下，High-NA-like
條件能讓 LCDU 降低約 28%，缺陷數從 7 降到 0，是對良率提升的重要指標（2024/06/03 ASML）。另一方面，Low-n 光罩能提升對比，但對光罩製作誤差的敏感度提升 2–3 倍（2023/06
ASML）；照明系統則透過提升 pupil
fill ratio（由 >10% 至 >20%） 與減少一片鏡面來增加傳輸率，並鋪陳 >0.75 NA 的 Hyper-NA 發展路線（2023/04/28 SPIE Digital Library）。目前 ASML 指出，所有既有 0.33 NA 客戶（含 TSMC、Intel、Samsung、SK
hynix）都已承諾導入 High-NA。然而，未來的關鍵挑戰已被明確列出，即 M3D（多重繞射效應）與（stochastics）缺陷，這些問題已超越單純光學設計，需依靠「光學
× 材料 × 演算法」的協同創新來解決（2023/03/16 Semiengineering）。
▶ 5 things you
should know about High NA EUV lithography（2024/01/25 ASML）
▶ Seeking edge
over rivals, Intel first to assemble ASML's next-gen chip tool（2024/04/18 Reuters）
▶ ASML 和 Imec 開設高階
NA EUV 微影實驗室，支援客戶設備部署（2024/06/06 XenoSpectrum）
晶圓廠在下一世代微影機 High‑NA EUV 的推動概況
|
美國（Intel） |
台灣（TSMC） |
韓國（三星／SK
Hynix） |
|
|
狀態 |
首發模組佈署 |
評估中 |
尚未導入 |
|
策略意義 |
爭取下一代製程戰略領先地位 |
關注成本效益與導入節奏 |
專注記憶體架構轉型與高解析曝光技術整合 |
一、極致解析度與特徵尺寸微縮：
l
波長縮短與數值孔徑提升：持續透過縮短曝光波長（例如使用
EUV 極紫外光，波長低於 50 奈米，特別是 13.5 奈米）和增加數值孔徑（NA） 來直接提升成像解析度。
US7206059B2（Stationary and
dynamic radial transverse electric polarizer for high numerical aperture
systems）: 涉及高數值孔徑系統中的橫向電場 （TE） 偏振器及其相關製造方法，用於改善微影設備的成像品質。專利家族：US、JP、TW、CN、KR 皆已失效
l
浸潤式微影技術 (Immersion
Lithography)：透過在投影系統和基板之間引入液體（如水），有效提高 NA，實現更小的特徵尺寸（例如 70 奈米甚至 50 奈米以下）。
US9354528B2（Substrate
holder, lithographic apparatus, device manufacturing method, and method of
manufacturing a substrate holder）: 該專利關於用於微影設備的基板支架，其整合導電層，可作為電極、加熱器或感測器，用於靜電夾具和溫度控制，以防止晶圓變形和疊對誤差，尤其在浸潤式微影中有應用。專利家族：US
（到期日 2034-01-27）、JP （到期日 2032-04-13） 存活；NL 失效
l
嵌段共聚物（Block Copolymer,
BCP） 自組裝：發展能夠形成超微小且精確間隔的微影特徵。這項技術特別強調其解析度不直接依賴於光學數值孔徑（NA），並可用於形成 NAND 設備的接觸電極陣列，實現亞解析度圖案化。
US9250528B2（Methods and
compositions for providing spaced lithography features on a substrate by
self-assembly of block copolymers）: 專利揭示一種採用區段共聚物（block copolymer）自組裝的微影圖案化方式：藉由預先形成化學圖樣於基板上，使
BCP 微相分離後生成的特徵圖樣在空間頻率達到預圖樣的至少兩倍，實現亞解析度的密度倍增。這些專利描述了透過BCP自組裝技術在基板上形成間隔的微影特徵的方法和組成物，特別用於製造
NAND 裝置的接觸電極陣列，可實現亞解析度圖案化。專利家族：US 失效
二、 圖案保真度與製程窗口優化：
l
光學鄰近效應校正（OPC） 與解析度增強技術（RET）：廣泛應用於優化圖案設計，以確保在極限尺寸下的圖案保真度，並擴大製程窗口。這些技術旨在應對焦點、曝光劑量、照明和像差等製程參數的變化。
US9489479B2（Rule
and lithographic process co-optimization）: 該專利主要關於微影中的光學鄰近效應校正 （OPC） 和解析度增強技術 （RET）
的優化，特別是透過成本函數的最小化來改善成像解析度和圖案精確度。專利家族：US （到期日 2033-04-30）、TW （到期日 2033-04-29） 存活；NL
失效
l
製程窗口最佳化 OPC：ASML 致力於透過在多個製程條件下模擬微影製程來生成
OPC 修飾圖案，以擴大製程窗口並提高圖案保真度，而非僅僅在標稱條件下進行優化。
US8832610B2（Method for process
window optimized optical proximity correction）: 提供了一種製程窗口優化的光學鄰近效應校正 （OPC） 方法，旨在擴大製程窗口並提高圖案保真度。專利家族：US
（到期日 2027-02-02） 存活
l
製程窗口特徵圖案：使用這些獨特的圖案來識別微影製程參數中的任何偏差，並透過模擬和量測數據來確定和校正製程漂移。
US8057967B2（Process window
signature patterns for lithography process control）: 介紹了用於微影製程控制的製程窗口特徵圖案，能識別和校正製程參數的偏差和漂移。專利家族：US
（到期日 2026-10-01） 存活
三、 精密量測與檢測技術：
l
EUV 光罩檢測系統：使用 EUV 波長照明來檢測光罩上的曝光圖像並分析缺陷，確保圖案化過程的精確度，並能夠在更小的解析度下有效識別缺陷。檢測模式包括與先前的圖像、光罩內不同圖案區域或設計資料庫進行比較。
US9046754B2（EUV mask inspection
system）: 該專利涉及 EUV 光罩檢測系統，透過偵測光罩上的曝光圖像並分析缺陷，確保圖案化過程的精確度。專利家族：US （到期日 2032-11-15）
存活；NL、JP 失效
l
X 射線散射量測儀（T-SAXS） 與其他計量工具：用於測量關鍵尺寸（CD）
和疊對（overlay） 等參數。特別強調了 T-SAXS 在未來技術節點中作為 CD 量測方法的優勢，包括高靈敏度和對製程變化的穩健性。
US10146140B2（Methods and apparatus
for simulating interaction of radiation with structures, metrology methods and
apparatus, device manufacturing method）: 此專利關於使用 X 射線或 EUV 散射儀計量測結構特性 （如臨界尺寸 CD
和疊對 overlay），並透過 Born 近似和模態方法模擬輻射與結構的相互作用，尤其適用於 FinFET 結構的量測。專利家族：US （到期日
2036-10-16） 存活；TW、NL 未取得核准公告
l
輻射偵測器：開發具有輻射敏感表面（如擴散層）的偵測器，能夠偵測
EUV 輻射和低能量帶電粒子（如電子或電漿粒子），適用於微影設備。
US8426831B2（Radiation
detector, method of manufacturing a radiation detector, and lithographic
apparatus comprising a radiation detector）: 此專利描述了一種輻射偵測器及其製造方法，可偵測電磁輻射（包括 EUV 輻射）和低能量帶電粒子（如電子或電漿粒子）。專利家族：US
（到期日2027-06-25）、CN （到期日2028-06-24）、JP （到期日2028-06-18）、KR （到期日2028-06-24）、SG （到期日2028-06-25）、TW
（到期日2028-06-24） 存活；EP 失效
四、 先進製程控制與自動化：
l
機器學習控制器：整合機器學習演算法，根據量測單元測量的曝光圖案特性進行訓練，並調整微影設備、軌道單元或控制單元來糾正系統漂移，以優化圖案特性（例如，疊對和臨界尺寸），這被視為一種更有效的系統漂移校正方法。
JP04410216B2/CN102096339B（2
stage lithography apparatus and a device manufacturing method）: 該專利揭示雙台座微影裝置：一台於量測站量測、另一台於曝光站曝光，透過連續掃描交接並在交接時將浸潤液限制於投影元件與晶圓之間，以提升產能並支援浸潤式成像。這項專利提出了一種用於微影設備的位置量測方法和裝置，透過量測物件台的位置偏移，並可結合製程窗口特徵圖案和機器學習控制器來優化圖案特性。專利家族：US
（到期日2025-11-21）、CN（到期日2026-05-23）、DE （到期日2026-04-07）、EP （到期日2026-04-07）、JP （到期日2026-09-12）、KR
（到期日2026-04-07）、SG （到期日2026-04-07）、TW （到期日2026-08-30） 存活
l
製程數據整合：結合了曝光後的量測數據（例如，疊對、CD）以及曝光前的資訊（例如，曝光機台資訊、基板製程資訊、廠房環境資訊）來進行精確的製程控制。
US9971251B2（Lithography
system and a machine learning controller for such a lithography system）: 這項專利闡述了一種配備機器學習控制器的微影系統，該控制器根據計量單元測量的曝光圖案特性，以及曝光前的資訊（如微影設備資訊、基板製程資訊、廠房環境資訊）進行訓練，並調整微影設備、軌道單元或控制單元來糾正系統漂移，以優化圖案特性
（例如，疊對和臨界尺寸）。專利家族：US （到期日2034-09-20）、TW （到期日2034-08-11）、IL （到期日2034-07-31） 存活；NL
未取得核准公告
五、 設備可靠性與污染控制：
l
氣液相變清洗方法：開發了透過在物件表面形成液膜並快速蒸發，利用氣泡產生剪切力來移除微小顆粒和分子污染物的方法，特別適用於
EUV 光罩或晶圓的表面清洗，且強調其為無損清洗。
US20140014138A1（Gas-liquid phase
transition method and apparatus for cleaning of surfaces in semiconductor
manufacturing）: 這項專利提出了一種氣液相變法及裝置，用於半導體製造中的表面清洗，透過形成液膜並迅速蒸發，利用氣泡產生剪切力移除微小顆粒和分子污染物。專利家族：US
失效
US12189313B2（Cleaning
a structure surface in an EUV chamber）: 此專利涉及生成原生材料的電漿態並使其通過結構表面以移除碎屑，以及電磁感應電流以轉化非導電體為電漿態，主要用於清潔或表面處理。專利家族：US
（到期日2039-02-12）、CN （到期日2039-02-12）、JP （到期日2043-08-25） 存活；NL 未取得核准公告
l
抗氣泡多層鏡製造：ASML 專注於開發防止
EUV 光源反射鏡在使用過程中形成氣泡的製造方法，透過在多層鏡的矽層或鉬層中摻雜特定金屬材料，從而提升 EUV 反射鏡的壽命和性能。
US9773578B2（Radiation
source-collector and method for manufacture）: 該專利涉及輻射源收集器及其製造方法，特別是多層鏡的製造，透過在矽層或鉬層中摻雜特定金屬材料，防止在使用過程中引入氫氣，從而減少起泡，提升
EUV 光源反射鏡的壽命和性能。專利家族：JP （到期日2034-01-14） 存活；US 失效
l
基板支架設計：開發了整合導電層的基板支架，可用於靜電夾具和溫度控制，在浸潤式微影中防止晶圓變形和疊對誤差。
US9354528B2（Substrate
holder, lithographic apparatus, device manufacturing method, and method of
manufacturing a substrate holder）: 該專利關於用於微影設備的基板支架，其整合導電層，可作為電極、加熱器或感測器，用於靜電夾具和溫度控制，以防止晶圓變形和疊對誤差。專利家族：US
（到期日 2034-01-27）、JP （到期日 2032-04-13） 存活；NL 失效
l
物件傳輸介面單元：設計用於半導體製造中，允許晶圓在製程軌道和曝光單元之間高效轉移，並可繞過軌道直接進入曝光單元，其中可能包括預處理站（如預烘烤）和清洗站，以減少污染和提高效率。
US7145643B2（Interface unit,
lithographic projection apparatus comprising such an interface unit and a
device manufacturing method）: 此專利關於半導體製造中微影設備的物件傳輸介面單元，旨在讓晶圓能在製程軌道和曝光單元間傳輸，或直接從外部空間進入曝光單元。專利家族：US、JP
失效
六、 光學元件定位精確度：
l
量測框架與控制系統：透過測量投影系統中光學元件支撐框架的變形來控制光學元件的位置，以維持光束的精確定位，這對於
EUV 微影設備至關重要。
US9164401B2（Projection system and
lithographic apparatus）: 該專利涉及微影設備中投影系統的量測框架及其控制系統，透過測量框架的變形來控制光學元件位置，以維持光束精確定位，適用於
EUV 微影設備。專利家族：KR （到期日2029-07-17） 存活；US、TW、NL、JP、CN 失效
總體而言，ASML 的創新重心在於提供能夠實現極小特徵尺寸、高圖案保真度、極致製程控制，並確保設備可靠性和潔淨度的全面解決方案。這些技術的發展共同推動了半導體製程向更先進的節點（例如
FinFET 和未來的 GAA 電晶體）邁進。
國內半導體EUV研究團隊&計畫
國立清華大學光電工程研究所▶ 陳明彰、黃衍介、楊尚達、孔慶昌
l 偏振儀量測極紫外光波段複數折射率
l 開發超強、埃秒、同調極紫外光源及度量衡系統探測奈米世界
l 展頻壓縮技術生成極紫外光光梳
l 下一代埃秒極紫外光技術
l 前瞻半導體奈米級缺陷檢測
國立清華大學半導體研究學院▶ 劉瑞雄、黃健朝、林本堅、陳柏熊
l 商用EUV無機光阻開發及桌上型同調EUV顯影技術
l 機器學習技術改善EUV光罩護膜材料的曝光壽命
l 清大半導體學院奈米微影設備建置計畫
l 基於合金的新世代極紫外光光罩材料技術於low-k1製程的創新應用研究
國立中央大學物理學系▶ 陳仕宏、朱旭新、易台生
l 極紫外光之非線性混波與波形控制
l 強場雷射與物質作用之研究
l 使用雷射加速電子之先進光源研究
國立臺灣大學機械工程學系暨研究所▶ 鍾添東
l 以波帶片陣列為基礎之極紫外光直寫微影系統之研發
國立臺灣大學電機工程學系▶ 蔡坤諭
l 半導體光源設備自主能力建構
l 中小功率極紫外光/超極紫外光光源設計、試作與應用研究
l 應用於次3奈米節點平行無光罩直寫微影之電子光學系統設計
l X-ray微影鄰近效應修正技術與高精度高深寬比元件製作應用
國立臺灣大學電子工程學研究所▶ 陳中平
l 超高速超大型積體電路微影製程模擬及全焦段光罩校正計
國立成功大學太空與電漿科學研究所▶ 劉耀澧、張博宇
l 雷射電漿交互作用下的粒子加速與光源產生
l 使用放電產生電漿開發之極紫外光光源
l 以側向調製雷射光實現高階諧波之準相位匹配
角向捏縮中滯留電漿的加熱現象之研究
財團法人國家實驗研究院台灣儀器科技研究中心▶ 李昭德、林煒晟
l 極紫外光及以下波段光學元件之保護膜材料開發與微影製像應用
l 極紫外波段光學元件之複合式超平坦化製程開發
l 防止極深紫外光反射鏡中各界面膜層間擴散的研究與試製
國立陽明交通大學機械工程學系▶ 陳士勛
l 具柱狀閃爍晶體的EUV偵測器開發
國立陽明交通大學光電工程學系▶ 黃嘉彥
l 紫外光波段突破繞射極限的單片氮化鋁基底超穎透鏡開發
國立臺北大學電機工程學系▶ 劉俊宏
l 針對高數值孔徑極紫外光微影之光罩製像最佳化與性能極限研究
國立高雄大學應用化學系▶ 鄭秀英
l 低介電高分子材料合成與鑑定及極紫外與超極紫外微影材料鑑定
國立屏東大學理學院半導體材料科學碩士班▶ 陳挺煒
l 半導體極紫外光微影製程光罩新材料之光學探索
資料來源：政府研究資訊系統GRB
※ 本文以 AI 工具協助專利初步彙整，並經人工檢視與修訂相關專利技術內容
其他參考資料：
1. High-NA
is Here（for R&D）, EUV Cost, Pattern Shaping Gaining Share, 6×12″ Mask,
Metal Oxide & Dry Resist, Hyper-NA（2025/04 Semianalysis）
2. Intel’s
New Fab in Ireland Begins High-Volume Production of Intel 4 Technology（2023/09 Intel）
3. With
High NA EUV, Intel Foundry Opens New Frontier in Chipmaking（2024/04 Intel）
4. Japan
on edge of EUV lithography chip-making revolution（2024/08 Asia Times）
5. ASML
Unveils Plans for Next-Generation "Hyper-NA" Extreme Ultraviolet
Lithography（2024/06 THCHPOWERUP）
6. Canon Poised to Compete in the Chipmaking
Industry Against ASML（2023/11 Luckbox）
7. High-NA
EUV lithography: the next major step forward（2023/11 imec）
8. Commerce Implements New Export Controls on
Advanced Computing and Semiconductor Manufacturing Items to the People’s
Republic of China（PRC）（2022/10 BUREAU OF INDUSTRY AND SECURITY）
9. A backgrounder on Extreme Ultraviolet（EUV）
lithography（2017/01 Medium）
10. TSMC and ASML Reach Agreement to Develop
Next Generation Lithography Technologies as an Extension of Long-Term
Partnership（2012/08 TSMC）
11. Canon
struggles in litho as tool prices soar（2009/09 EE|Times）
12. ASML,
Canon, Nikon tip EUV roadmaps（2008/02 EDN）
13. Hyper-NA EUV lithography: an imaging perspective（2023/04/28
SPIE Digital Library）
14.
New Challenges Emerge With High-NA EUV（2023/03/16 Semiengineering）
15.
The High NA EUV exposure tool: Nearing completion and next steps（2023/06 ASML）
16. ASML（官網）
17. NIKON（官網）
18. TSMC（官網）
19. Intel（官網）
0 留言